Armがデータセンター向けプロセッサコア「Neoverse」の第3世代モデル「Neoverse V3」「Neoverse N3」「Neoverse E3」を発表

Armが2024年2月21日、データセンター向けプロセッサコア「Neoverse」シリーズの第3世代モデル「Neoverse V3」「Neoverse N3」「Neoverse E3」とコンピュートサブシステム「CSS V3」「CSS N3」を発表しました。

Neoverse CSS enables high-performance custom silicon - Infrastructure Solutions blog - Arm Community blogs - Arm Community
https://community.arm.com/arm-community-blogs/b/infrastructure-solutions-blog/posts/arm-neoverse-css-v3-simplifies-and-accelerates-custom-silicon-for-cloud-and-ai

Arm Announces Neoverse V3 and N3 CPU Cores: Building Bigger and Moving Faster with CSS
https://www.anandtech.com/show/21270/arm-announces-neoverse-v3-and-n3-cpu-cores

Arm unveils Arm Neoverse CSS V3 chip designs for AI efficiency gains | VentureBeat
https://venturebeat.com/ai/arm-unveils-arm-neoverse-css-v3-chip-designs-for-ai-efficiency-gains/

Arm targets AI performance with latest Neoverse Compute Subs • The Register
https://www.theregister.com/2024/02/21/arm_neoverse_compute/

今回発表されたプロセッサーは、ハイエンドチップの「Neoverse V3」と電力効率に優れる「Neoverse N3」、高効率が特徴の「Neoverse E3」の3種類。Armの発表ではNeoverse V3とサブシステムIP「Arm Neoverse Compute Subsystems(CSS)」を組み合わせた「CSS V3」と、Neoverse N3とCSSを組み合わせた「CSS N3」の性能概要も紹介されています。

CSS V3は、2023年8月にリリースされた「CSS N2」と比べてソケット当たりの性能が約50％向上しているとのこと。

また、CSS V3は1ソケット当たりの最大コア数が128で、DDR5やLPDDR5、HBM3、PCIe Gen5、CXL 3.0などの高速メモリやインターフェースにも対応しています。

高い電力効率が求められる用途を想定したCSS N3は消費電力1ワット当たりの1コアにおける処理性能がCSS N2と比べて約20％向上しています。

CSS N3のコア数は1ソケット当たり8～32コアで、最大の32コア構成でも熱設計電力を40ワット以下にとどめることが可能とされています。

さらに、勾配ブースティングによる回路設計を最適化する「XGBoos」を採用した結果、Neoverse V3とNeoverse N3はどちらもAIデータ分析において処理性能が飛躍的に向上しており、Neoverse V2と比べてNeoverse V3では84％、Neoverse N2と比べてNeoverse N3では196％もの性能向上を達成しています。

Armのインフラストラクチャ事業部門担当ヴァイスプレジデントであるDermot O'Driscoll氏は「主要なパートナーのワークロードの中核となる特定のアルゴリズムを分析することで、パフォーマンスに影響を与える最も効果的なマイクロアーキテクチャの変更を特定して実装することができました」と述べました。

Armによると、チップメーカーのSocioNextがTSMCの2nmノードを使用してCSS V3ベースのチップレットを2025年から生産する予定とのこと。またArmはNeoverseシリーズのさらなる次世代IPの開発を進めていることを明らかにしています。