TSMCが「半導体不足は2024年末ごろまで続く」と指摘

by 李 季霖

材料を物理的損傷や腐食を防ぐケースに封入する半導体製造の最終工程「パッケージング」のボトルネックにより、半導体製造が大幅に遅れていることがTSMCの会長より明かされました。特にAI向けに最適化された広帯域幅の製品に影響が出ると見られています。

TSMC warns AI chip crunch will last another 18 months • The Register
https://www.theregister.com/2023/09/08/tsmc_ai_chip_crunch/

TSMC says chip packaging shortage is constraining processor supply - SiliconANGLE
https://siliconangle.com/2023/09/08/tsmc-says-chip-packaging-shortage-constraining-processor-supply/

TSMCのマーク・リュウ会長によると、同社のパッケージング技術「CoWoS(チップ・オン・ウェーハ・オン・サブストレート)」パッケージング技術は需要の約80％しか満たすことができず、この技術を用いた最先端チップの一部、特にAIに最適化された「NVIDIA H100」などの高帯域幅メモリー向けのチップの生産が著しく遅れているとのこと。

NVIDIA H100は4万ドル(約590万円)もする高性能GPUで、特に大規模言語モデル(LLM)をはじめとする生成AIが必要とする高いコンピューティング能力を満たす役割を担っています。2022年3月に発表された同製品ですが、一部のサーバーメーカーは「入荷まで6カ月以上待たされた」と明かしています。

リュウ氏によると、CoWoSの需要が過去1年間で3倍近く上昇したためしばらくは供給不足が続くものの、不足は2023年9月から18カ月以内に解消される見込みとのこと。

TSMCは台湾苗栗県に30億ドル(約4400億円)規模の施設を建設し、パッケージング能力を拡大する計画を発表しています。

また、同社はCoWoSの新テクノロジー「CoWoS-L」についても発表しており、既存の最大6倍サイズのチップを製造する計画を立てています。

TSMC Preps 6x Reticle Size Super Carrier Interposer for Extreme SiP Processors
https://www.anandtech.com/show/18876/tsmc-preps-sixreticlesize-super-carrier-interposer-for-extreme-sips