知財窃盗や悪意あるコード混入などを予防するため半導体チップを動的にカモフラージュする技術が考案される

近年、半導体チップメーカーは設計のみを手掛けて製造はファウンドリ(ファブ)に外注するというファブレスが主流になっています。そのため、チップ製造に外部の企業が参加することで、知的財産(IP)を盗まれたり、悪意ある者にチップを改ざんされたりという深刻な被害が生じかねません。このような危機を予防するために、設計段階から「動的カモフラージュ」を半導体に施すという技術が考案されています。

[1811.06012] Opening the Doors to Dynamic Camouflaging: Harnessing the Power of Polymorphic Devices
https://arxiv.org/abs/1811.06012

A dynamic camouflaging approach to prevent intellectual property theft
https://techxplore.com/news/2018-11-dynamic-camouflaging-approach-intellectual-property.html

ICサプライチェーンのグローバル化によって、半導体チップ製造はさまざまな工程がアウトソーシングされています。例えば、ある国で設計されたICチップが、他の国のファウンドリに製造委託され、別の国の製造工場で製造し、さらに別の場所でテストされてパッケージ化される、という具合に、様々な企業が半導体チップ製造に参加するため、セキュリティ面でのリスクは多層化し対策は複雑化しています。

半導体メーカーはファブレス化することで効率化とリスクヘッジをしてきましたが、その代わりに半導体設計のIPを盗まれたり、無断で同一チップを大量生産されたり、ハードウェアに「トロイの木馬」を挿入されたりと、自社で製造まで手掛けていれば発生しなかったであろうリスクと向き合う必要が出てきているというわけです。

「AppleやAmazonが採用するサーバーに、中国がデータ窃盗目的で悪意のあるチップを埋め込んだ」というBloombergの報道のようなハードウェア的改ざんであれば検出は比較的容易ですが、IP窃盗やマルウェア混入などをチップ発注者側で見抜いたり予防したりするのは困難です。そこで、設計段階で半導体を動的化することでIP流出やマルウェア混入を実質的に不可能にする手法が検討されています。

ニューヨーク大学のニックヒル・ランガラジャン氏の研究チームは、設計段階で半導体回路の一部をブラックボックス化することで、リバースエンジニアリングが不可能な構造にする「dynamic camouflaging(動的カモフラージュ)」という手法を開発しています。設計の一部にカモフラージュを施すことでリバースエンジニアリングを防ぐ試み(static camouflaging：静的カモフラージュ)はすでに導入されていますが、あくまでファウンドリを信頼することが要求されます。ファウンドリ内部に悪意ある者がいる場合には静的カモフラージュは機能しません。そこで、より動的なカモフラージュを施すべきだとのこと。

動的カモフラージュでは、事後的に回路を切り替えられるようにチップが設計されます。具体的には、設計通りに製造したチップはそのままの状態では機能せず、チップメーカーが事後的に半導体チップの回路を切り替えることではじめて意図した機能を発生させられるようになるとのこと。

動的カモフラージュを施したチップの回路は論理ゲートがブラックボックス化されているため、そのままの状態では機能しません。そのおかげで回路のIPを盗まれたり、無断で横流しされたりというリスクはありません。また、製造を請け負うファウンドリ自体もチップの設計を完全には把握できないので、「ファウンドリを信頼する」ことすら不要になるというわけです。

ランガラジャン氏らは、磁力を用いたスピン軌道相互作用(MESO)を利用して、多型的・多機能で事後的に再構成できる特性を回路に持たせることで動的カモフラージュを組みこんだチップの試作に成功しています。

動的カモフラージュが施されたチップについて、エンドユーザーに好まれるSATやAppSATを含めてBoolean satisfiability attacks(ブール代数充足可能性攻撃)テストを行うと、簡単に間違ったキーを生成してしまうことがわかり、リバースエンジニアリングが困難になるのが確認されたそうです。

ランガラジャン氏によると、今回試作されたのは電荷をベースとした半導体とは違い、スピンベースの特性を活用したもので、既存のCMOS技術では実現できないとのこと。しかし、動的カモフラージュの一般的な概念は、他のデバイスにも実装できる特性であり、CMOS技術とスピントロニクスを統合したハイブリッドチップなどを含めて、将来的にIP窃盗を予防できるチップが実現すると期待されています。